半导体科技：超越摩尔定律

巴黎高科评论 / 编辑 / 2014-10-23

电子设备在家用设备、汽车、通讯手段中已经得以普遍运用，甚至可以说，从我们的私人生活到工作空间，几乎每一样东西都少不了它。它们在数量上越来越多，尺寸却越来越小，能耗以及生产成本也都在下降。为了这些设备，半导体行业一直在完善以硅为基础的技术。不过，该技术已接近固体物理学极限。为了跨越这道障碍，人们已着手研制纳米级电子元器件。

Read this article in English | Français

手机要传输电话，首先得有一个模拟-数字转换器，把声音压力和频率转换成数字信号，还要有天线、麦克风、扩音器、板载通信系统等等。为了用户下载和使用应用程序，手机还得配备加速度计、图形处理器、视频处理器、大量内存，等等。所有这些功能性的电子元器件必须尽可能微型化，手机才不至于太过笨重，才能将能耗降至最低并高效散热，当然，生产组装成本也才有可能低廉。

半导体厂商所面对的，是汽车行业、保健应用以及方兴未艾的“物联网”对于电子元器件的挑战性需求呈无止境的增加。它们必须在缩小体积、降低能耗与生产成本剧增之间达成某种平衡。

摩尔定律（英特尔共同创始人高登·摩尔预测，芯片上的晶体管数量每十年会翻一番）是一方面，不过很明显，晶体管的数量增加，密度也相应增加，那么个体尺寸和刻蚀（也就是线宽）都必须变小。线宽降到不足1微米，再到1纳米，低了三个量级！今天，绝大多数线宽在180纳米到65纳米或者45纳米之间。只有极少数厂商（英特尔、IBM、台积电和三星）有能力大规模生产20、22纳米甚至14纳米的线宽。

这场微型化竞赛使得厂商面临新的重大挑战。“在过去的50年里，整个半导体行业做的是金属氧化物晶体管，对固态硅片进行蚀刻。但摩尔定律告诉我们总有达到晶体管极限——20纳米左右——的那天，物理体积限制使得无法再提升晶体管电路的性能。”意法半导体有限公司执行副总裁、负责主板系统制造和技术研发的Joel Hartmann解释道。“目前已经找到了一些解决办法，使得我们可以跨越20纳米这个障碍，在限制闸极漏电的同时还能提升晶体管的表现水准。”言外之意，它将带领我们超越摩尔定律。

持续增长的全球需求 

当然，走到这一步还需要时间。投产前的设计、研发、测试和检定原型样品，尤其是厂房设备的建造和准备，以及生产线调试和启动都非朝夕之事，所以明智的做法是未雨绸缪。英特尔用了15年的时间才实现22纳米标准刻蚀程序的投产和量产。

伴随这一新挑战的，是持续增长的市场需求。Gartner公司指出，2013年世界半导体的销售增长了5%，市场价值达到了3150亿美元。半导体市场不再局限于电脑设备和消费性电子产品。手机的普及、汽车、保健等部门电子电路运用的增加，加上物联网——到2020年5000亿个各种用途的智能设备——世界经济中惊人庞大的部分都会涉及到半导体的使用。

为了满足这些需求，半导体厂商们正在准备增加投资。每一代新工厂比前一代的成本要翻一番。到了2020年，一条生产线的建设成本恐怕需要100亿美元。这使得那些大型集团不得不联合起来，分担必须的投资。“到目前为止，半导体厂商们已经完成了特定技术分工；明天，恐怕只会有一个技术基地，一个微电子基地，这就跟汽车发动机的情形相类似；各种参与者将以用途、市场和客户来作区分，”IBM位于苏黎世的高级功能材料研究实验室的研究主管 Jean Fompeyrine预测道。

这个趋势将对欧洲人产生很大的影响。2014年年初，为了给欧盟施压，一群来自业内的董事会主席和首席执行官们创立了电子工业领导者集团（Electronics Leaders Group，FLG），促使其在该领域继续采取大手笔的做法。他们宣称自己的目标是，让欧盟在微电子领域成为一个主要的参与者，把现有的本土元器件产量在2020年之前翻一番，并创造25万个左右的相关工作机会。现在的问题是，得让欧盟的法律更具灵活性，尤其是在获取公共资金和拨款方面。这些企业家认为目前的法规限制颇多，他们正计划在欧盟外的国家开办工厂，对方将提供补贴，并因此而产生显著的财务优势。

超越固体物理学极限 

一个市场必须解决的问题是：在未来的几年时间里，制造商数量开始集中，但市场对芯片的需求却日益增长，那么如何才能用足够低廉的成本，生产、组装出足够多的、功能强大的芯片呢？

这涉及芯片制造的好几个方面，首先是硅片，这种半导体材料经熔炼、浇铸成圆柱体，然后切割成片，每片仅几百微米厚。复杂的集成电路蚀刻在这些片状衬底上。这些衬底的直径目前已从150毫米增加到了200-300毫米。直径越大，一次蚀刻的电路就越多，每片的成本也就越低。目前正在研究把衬底直径增加到450毫米的技术可行性。若是成功，将会导致成本下降近30%，但也意味着所有的生产设备需要根据新规格做调整。几年前450毫米硅片大规模生产线推出时业内那种热情已经很难再现，分析人士指出，新设备的投入在120亿美元到140亿美元之巨……

另一个阻碍是，现有的蚀刻设备一般无法精确进行10纳米以下的作业，即使能够做到，成本也太大。正在研发中的EUV技术在未来必定会取代传统蚀刻手段。该技术以接近1兆瓦的二氧化碳激光束，在真空状态下轰击锡目标，产生的13纳米波长X光，通过反射镜捕捉后，将其引向硅衬底。“这是一种极其复杂的技术，我们尚未掌握如此强大的适用于大规模工业生产的激光。目前世界上只有荷兰公司ASML正在试图从工业角度掌握这项技术！”  Joel Hartmann解释。

高效的硅扩张战略 

硅器件的时代尚未完全结束，而且，摩尔定律也并未过时。在等待EUV技术实现的同时，厂商把赌注放在了摩尔定律本身的进一步发展上（More Moore）；换句话说，他们在想办法把该定律设定的边界推向前。

第一种选择是全耗尽型绝缘层上硅（FD-SOI）。该技术由Soitec（绝缘硅芯片供应商）、意法半导体和电子与信息技术研究所（CEA-Leti）在法国联合研发。它的原理是利用一个覆盖以绝缘层的基片，提升晶体管的性能，抵消固体硅的寄生效应。“该技术生产的处理器，每瓦的运算次数增多，产生热量减少，因而电池的使用时间更长，”FD-SOI之父、意法半导体有限公司颠覆性技术项目主管Thomas Skotnicki解释道。意法半导体目前正在对一系列的28纳米FD-SOI电路进行测试，希望到2015年年初能开始大规模生产。这个技术也得到了三星的支持，后者决定在手机和与联网设备的元器件中采用，看中的正是该技术的低能耗。“我们有一项技术，可以轻松把它进一步缩小到10纳米，而且还有提升空间，” Thomas Skotnicki声称。

第二个选择是鳍式场效晶体管（FinFETs），又叫三栅极（Tri-Gate）设计。它由英特尔公司研发，做法是在硅基上蚀刻只有几个纳米高的垂直晶体管，呈3D架构。这种晶体管更省表层空间，减少闸极漏电。不过，三栅极技术施行起来比FD-SOI更复杂，因此也要更昂贵。英特尔公司已在其几处工厂的22纳米光刻中使用了这种技术，目前，它还在测试14纳米的可行性。台湾企业台积电正在测试20纳米鳍式场效晶体管，预计今年晚些时候可以量产。

Jean Fompeyrine声称，“为了超越摩尔定律，当前研究正沿四条线索前进。首先是尝试改变晶体管结构，就像FD-SOI和FinFETs技术；第二，用能耗更低的其他半导体材料代替硅，保持晶体管基本结构不变；第三是利用完全不同的物理原理对晶体管功能进行替代，比如隧道场效应晶体管（TETs）或高性能固态硬盘（SSDs）；第四个是尝试把晶体管垂直摞起来，但前提是对材料进行调整以控制温度。”

说到材料替代，不同元器件类型可以有不同选择。最有名的是石墨烯（相关文章），对光电产品有极大吸引力。这项技术造就了有机发光二极管（OLED），可用于超高清显示屏。它还可用于太阳能电池组和场效应晶体管（FET）。光子理论上可被用于处理器和存储器间高速通讯，成本更低，但不幸的是，“这些新技术仍在纸上谈兵阶段，尚不能进行技术转移，进入产业部门还需要一些年头，”勒诺柏全球微纳米科技园区微纳米技术部门主管Fabien Boulanger预测道。

真正的创新可能会以所谓“量子点”、量子井和纳米颗粒的形式出现。巴黎高等物理化工学院（ESPCI ParisTech）的Benoit Dubertret研究团队正尝试沿着麻省理工和加大伯克利分校20年前的做法，寻找用胶质纳米颗粒建造半导体的方法，尺寸在几百到几千个原子之间。他们用彩色玻璃中的纳米颗粒，制造出性能独特的材料。不同于以往利用固体物理学原理对硅柱进行横向切片，科学家们正试图把颗粒进行横向连接而形成材料。

相关的应用包括光伏板阵、有机生物标记物、电能储存、传感器和平板屏幕，“量子点材料第一次表明，物理和电子属性会与材料的空间维度相关，”Benoit Dubertret满腔热情地说道。“它们有巨大潜力，利用纳米颗粒用基础材料，我们可以设计出神奇的产品。”

量子点的另一个优势对实验环境毫无挑剔。物理学发明家、连环创业者Jacques Lewiner表示，“再也不用把钱花在那些白色实验室和厂房上。”他还补充，“这是纯粹的实验室乐趣！” Jacques Lewiner预计这个市场将在两年里兴起，之后将呈快速增长。
然而，要真正摊销掉人们在半个多世纪里花在半导体产业基础设施上的成本，至少还要几十年。（杜然/译）